CMOS積體電路基礎知識?

CMOS積體電路基礎知識

1、CMOS積體電路的效能及特點

2、CMOS積體電路的工作原理

3、CMOS積體電路應用常識

CMOS積體電路基礎知識

CMOS是Complementary Metal-Oxide Semiconductor一詞的縮寫。在業餘電子製作中我們經常會用到它，這裡系統、詳細的介紹一些CMOS積體電路基礎知識及使用注意事項。

CMOS積體電路的效能及特點

l 功耗低

CMOS積體電路採用場效電晶體，且都是互補結構，工作時兩個串聯的場效電晶體總是處於一個管導通，另一個管截止的狀態，電路靜態功耗理論上為零。實際上，由於存在漏電流，CMOS電路尚有微量靜態功耗。單個閘電路的功耗典型值僅為20mW，動態功耗（在1MHz工作頻率時）也僅為幾mW。

l 工作電壓範圍寬

CMOS積體電路供電簡單，供電電源體積小，基本上不需穩壓。國產CC4000系列的積體電路，可在3~18V電壓下正常工作。

l 邏輯擺幅大

CMOS積體電路的邏輯高電平“1”、邏輯低電平“0”分別接近於電源高電位VDD及電影低電位VSS。當VDD=15V，VSS=0V時，輸出邏輯擺幅近似15V。因此，CMOS積體電路的電壓電壓利用係數在各類積體電路中指標是較高的。

l 抗干擾能力強

CMOS積體電路的電壓噪聲容限的典型值為電源電壓的45%，保證值為電源電壓的30%。隨著電源電壓的增加，噪聲容限電壓的絕對值將成比例增加。對於VDD=15V的供電電壓（當VSS=0V時），電路將有7V左右的噪聲容限。

l 輸入阻抗高

CMOS積體電路的輸入端一般都是由保護二極體和串聯電阻構成的保護網路，故比一般場效電晶體的輸入電阻稍小，但在正常工作電壓範圍內，這些保護二極體均處於反向偏置狀態，直流輸入阻抗取決於這些二極體的洩露電流，通常情況下，等效輸入阻抗高達103~1011Ω，因此CMOS積體電路幾乎不消耗驅動電路的功率。

l 溫度穩定效能好

由於CMOS積體電路的功耗很低，內部發熱量少，而且，CMOS電路線路結構和電氣引數都具有對稱性，在溫度環境發生變化時，某些引數能起到自動補償作用，因而CMOS積體電路的溫度特性非常好。一般陶瓷金屬封裝的電路，工作溫度為-55 ~ +125℃；塑料封裝的電路工作溫度範圍為-45 ~ +85℃。

l 扇出能力強

扇出能力是用電路輸出端所能帶動的輸入端數來表示的。由於CMOS積體電路的輸入阻抗極高，因此電路的輸出能力受輸入電容的限制，但是，當CMOS積體電路用來驅動同類型，如不考慮速度，一般可以驅動50個以上的輸入端。

l 抗輻射能力強

CMOS積體電路中的基本器件是MOS電晶體，屬於多數載流子導電器件。各種射線、輻射對其導電效能的影響都有限，因而特別適用於製作航天及核實驗裝置。

l 可控性好

CMOS積體電路輸出波形的上升和下降時間可以控制，其輸出的上升和下降時間的典型值為電路傳輸延遲時間的125%~140%。

l 介面方便

因為CMOS積體電路的輸入阻抗高和輸出擺幅大，所以易於被其他電路所驅動，也容易驅動其他型別的電路或器件。

CMOS積體電路的工作原理

下面我們通過CMOS積體電路中的一個最基本電路-反相器（其他複雜的CMOS積體電路大多是由反相器單元組合而成）入手，分析一下它的工作過程。

利用一個P溝道MOS管和一個N溝道MOS管互補連線就構成了一個最基本的反相器單元電路如附圖所示。圖中VDD為正電源端，VSS為負電源端。電路設計採用正邏輯方法，即邏輯“1”為高電平，邏輯“0”為低電平。

附圖中，當輸入電壓VI為底電平“0”（VSS）時，N溝道MOS管的柵-源電壓VGSN=0V（源極和襯底一起接VSS），由於是增強型管，所以管子截止，而P溝道MOS管的柵-源電壓VGSN=VSS—VDD。若 VSS—VDD > VTP （MOS管開啟電壓），則P溝道MOS管導通，所以輸出電壓V0為高電平“1”（VDD），實現了輸入和輸出的反相功能。

當輸入電壓VI為底電平“1”（VDD）時，VGSN=（VDD—VSS）。若（VDD—VSS）> VGSN ，則N溝道MOS管導通，此時VGSN=0V，P溝道MOS管截止，所以輸出電壓V0為低電平“0”（VSS），與VI互為反相關係。

由上述分析可知，當輸入訊號為“0”或“1”的穩定狀態時，電路中的兩個MOS管總有一個處於截止狀態，使得VDD和VSS之間無低阻抗直流通路，因此靜態功耗極小。這便是CMOS積體電路最主要的特點。