智慧手機硬體體系

　　大家都知道現在的智慧手機，幾乎人人都有一部，那麼，有誰知道智慧手機的硬體體系結構呢?小編在這裡帶大家來了解。

　　而對於移動終端，基本上可以分成兩種：一種是傳統手機***feature phone***;另一種是智慧手機***smart phone***。智慧手機具有傳統手機的基本功能，並有以下特點：開放的作業系統、硬體和軟體的可擴充性和支援第三方的二次開發。相對於傳統手機，智慧手機以其強大的功能和便捷的操作等特點，越來越得到人們的青睞，將逐漸成為市場的一種潮流。

　　然而，作為一種行動式和移動性的終端，完全依靠電池來供電，隨著智慧手機的功能越來越強大，其功率損耗也越來越大。因此，必須提高智慧手機的使用時間和待機時間。對於這個問題，有兩種解決方案：一種是配備更大容量的手機電池;另一種是改進系統設計，採用先進技術，降低手機的功率損耗。

　　現階段，手機配備的電池以鋰離子電池為主，雖然鋰離子電池的能量密度比以往提升了近30%，但是仍不能滿足智慧手機發展需求。就目前使用的鋰離子電池材料而言，能量密度只有20%左右的提升空間。而另一種被業界普遍看做是未來手機電池發展趨勢的燃料電池，能使智慧手機的通話時間超過13 h，待機時間長達1個月，但是這種電池技術仍不成熟，離商用還有一段時間[1]。增大手機電池容量總的趨勢上將會增加整機的成本。

　　因此，從智慧手機的總體設計入手，應用先進的技術和器件，進行降低功率損耗的方案設計，從而儘可能延長智慧手機的使用時間和待機時間。事實上，低功耗設計已經成為智慧手機設計中一個越來越迫切的問題。

　　1 智慧手機的硬體系統架構

　　本文討論的智慧手機的硬體體系結構是使用雙cpu架構，如圖1所示。

　　主處理器執行開放式作業系統，負責整個系統的控制。從處理器為無線modem部分的dbb***數字基帶晶片***，主要完成語音訊號的a/d轉換、d/a轉換、數字語音訊號的編解碼、通道編解碼和無線modem部分的時序控制。主從處理器之間通過串列埠進行通訊。主處理器採用xxx公司的cpu晶片，它採用cmos工藝，擁有arm926ej-s核心，採用arm公司的amba***先進的微控制器匯流排體系結構***，內部含有16 kb的指令cache、16 kb的資料cache和mmu***儲存器管理單元***。為了實現實時的視訊會議功能，攜帶了一個優化的mpeg4硬體編解碼器。能對大運算量的mpeg4編解碼和語音壓縮解壓縮排行硬體處理，從而能緩解arm核心的運算壓力。主處理器上含有lcd***液晶顯示器***控制器、攝像機控制器、sdram和srom控制器、很多通用的gpio口、sd卡介面等。這些使它能很出色地應用於智慧手機的設計中.

　　在智慧手機的硬體架構中，無線modem部分只要再加一定的外圍電路，如音訊晶片、lcd、攝像機控制器、傳聲器、揚聲器、功率放大器、天線等，就是一個完整的普通手機***傳統手機***的硬體電路。模擬基帶***abb***語音訊號引腳和音訊編解碼器晶片進行通訊，構成通話過程中的語音通道。

　　從這個硬體電路的系統架構可以看出，功耗最大的部分包括主處理器、無線modem、lcd和鍵盤的背光燈、音訊編解碼器和功率放大器。因此，在設計中，如何降低它們的功耗，是一個很重要的問題。

　　2 低功耗設計

　　2.1 降低cpu部分的供電電壓和頻率

　　在數字積體電路設計中，cmos電路的靜態功耗很低，與其動態功耗相比基本可以忽略不計，故暫不考慮。其動態功耗計算公式為：

　　pd="ctv2f"　　　　***1***

　　式中：pd為cmos晶片的動態功耗;ct為cmos晶片的負載電容;v為cmos晶片的工作電壓;f為cmos晶片的工作頻率。

　　由式***1***可知，cmos電路中的功率消耗與電路的開關頻率呈線性關係，與供電電壓呈二次平方關係。對於cpu來說，vcore電壓越高，時鐘頻率越快，則功率消耗越大，所以，在能夠正常滿足系統性能的前提下，儘可能選擇低電壓工作的cpu。對於已經選定的cpu來說，降低供電電壓和工作頻率，能夠在總體功耗上取得較好的效果。

　　對於主cpu來說，核心供電電壓為1.3 v，已經很小，而且其全速執行時的主頻可以完全根據需要進行設定，其內部所需的其他各種頻率都是通過主頻分頻產生。主cpu主頻fcpu計算公式如下：

　　在coms晶片上，為了防止靜電造成損壞，不用的引腳不能懸空，一般接下拉電阻來降低輸入阻抗，提供洩荷通路。需要加上拉電阻來提高輸出電平，從而提高晶片輸入訊號的噪聲容限來增強抗干擾能力。但是在選擇上拉電阻時，

　　必須要考慮以下幾點：

　　a***從節約功耗及晶片的倒灌電流能力上考慮，上拉電阻應足夠大，以減小電流;

　　b***從確保足夠的驅動電流考慮，上拉電阻應足夠小，以增大電流;

　　c***在高速電路中，過大的上拉電阻會使訊號邊沿變得平緩，訊號完整性會變差。

　　因此，在考慮能夠正常驅動後級的情況下***即考慮晶片的vih或vil***，儘可能選取更大的阻值，以節省系統的功耗。對於下拉電阻，情況類似。

　　2.3.2 對懸空引腳的處理

　　對於系統中cmos器件的懸空引腳，必須給予重視。因為cmos懸空的輸入端的輸入阻抗極高，很可能感應一些電荷導致器件被高壓擊穿，而且還會導致輸入端訊號電平隨機變化，導致cpu在休眠時不斷地被喚醒，從而無法進入睡眠狀態或其他莫名其妙的故障。所以正確的方法是，根據引腳的初始狀態，將未使用的輸入端接到相應的供電電壓來保持高電平，或通過接地來保持低電平。

　　2.3.3 緩衝器的選擇

　　緩衝器有很多功能，如電平轉換、增加驅動能力、資料傳輸的方向控制等，當僅僅基於驅動能力的考慮增加緩衝器時，必須慎重考慮，因驅動電流過大會導致更多的能量被浪費掉。所以應仔細檢查晶片的最大輸出電流ioh和iol是否足夠驅動下級晶片，當可以通過選取合適的前後級晶片時應儘量避免使用緩衝器。

　　2.4 電源供給電路

　　由於使用雙cpu架構，外設很多，需要很多種電源。僅以主cpu來說，就需要1.3v、2.4v和2.8v電壓，因此需要很多電壓變化單元。通常，有以下幾種電壓變換方式：線性調節器;dc/dc;LDO***低漏失調節器***。其中ldo本質上是一種線性穩壓器，主要用於壓差較小的場合，所以將其合併為線性穩壓器。

　　線性穩壓器的特點是電路結構簡單，所需元件數量少，輸入和輸出壓差可以很大，但其致命弱點是效率低、功耗高，其效率η完全取決於輸出電壓大小。

　　dc/dc電路的特點是效率高、升降壓靈活，缺點是電路相對複雜，紋波噪聲干擾較大，體積也相對較大，價格也比線性穩壓高，對於升壓，只能使用dc/dc。因此，在設計中，對於電源紋波噪音要求不嚴的情況，都是使用dc/dc的電壓轉換器件，這樣可以有效地節約能量，降低智慧手機的功耗.