什麼叫上拉電阻?

什麼是上拉電阻和下拉電阻，都有什麼用？

所謂上，就是指高電平；所謂下，是指低電平。上拉，就是通過一個電阻將信號接電源，一般用於時鐘信號數據信號等。下拉，就是通過一個電阻將信號接地，一般用於保護信號。

這是根據電路需要設計的，主要目的是為了防止干擾，增加電路的穩定性。

假如沒有上拉，時鐘和數據信號容易出錯，畢竟，CPU的功率有限，帶很多BUS線的時候，提供高電平信號有些吃力。而一旦這些信號被負載或者干擾拉下到某個電壓下，CPU無法正確地接收信息和發出指令，只能不斷地復位重啟。

假如沒有下拉，保護電路極易受到外界干擾，使CPU誤以為被保護對象出問題而採取保護動作，導致誤保護。

上拉下拉，要根據電路要求來設置。

什麼叫上拉電阻，下拉電阻，有什麼作用？何時採用

有的電路節點的電壓並不能明確知道他是高電平或者低電平，而上下拉電阻就是為了保證某個電路節點在穩態下保持高電平或低電平，上下拉電阻一般用10K左右的數值，上拉一般接電壓，下拉一般接地

而限流電阻主要是用於保護和該電阻串聯的某個器件，使該器件不會因為電流過大而燒燬

通俗的說下什麼是上拉和下拉電阻，為什麼叫上拉下拉？是什麼作用？

上拉下拉，就是將電平拉高 或者拉低；

上拉就是接電阻接高電平，

下拉就是接個電阻接低電平；

作用就是，比如上拉，你從外面發來一個電平，但是不是標準的高電平或者低電平，上拉電阻就可以直接上拉為高電平（鉗位）；低電平也是一樣，下拉為低電平；

上拉電阻是什麼電阻？有什麼作用？

在很多單片機電路中，其I/O管腳檢測信號是以高、低電平來判斷是否有信號變化的，比如5V為高電平；0V為低電平。那麼這些管腳如果不接上拉電阻的話，其電平信號就可能是隨機的了，0V~5V之間不一定是什麼狀態，這樣的話單片機就不能正確地判斷是不是有信號電平變化了。因此給I/O管腳上接一個上拉電阻使它的檢測信號由不確定電平狀態拉到5V電平，單片機就能準確地判斷是不是有信號變化了。同理，還有下拉電阻，把不確定電平狀態拉到0憨，使系統更加穩定。

什麼是上拉電阻和下拉電阻，各有什麼作用

上拉電阻與下拉電阻是用來確定數字電路中常態的高低電平，若沒有這些電阻，端口可能出現界於高低電平之間的電壓，這樣非常不穩定，所以有些端口即使不用也要接高電平或低電平，以確保工作穩定

通俗的說下什麼是上拉和下拉電阻，為什麼叫上拉下拉？是什麼作用？

OC門電路內部輸出端是懸空的，輸出為“1”時實際就相當於把“輸出對地開關斷開”，這樣顯得對地“懸空”了，但無法保證輸出是高電平，因此需要外加電阻掛到高電平上，這個外加電阻就是上拉電阻、示意把輸出電平往上拉到高電平。

對門電路的多餘輸入，可以並聯，但不能一概“懸空”“接地”，因為這樣會帶來干擾或增加內耗。為確保該點電位符合要求，也可外加電阻，使輸出為“0”，該電阻又稱下拉電阻。

誰能用最通俗的需要解釋一下什麼叫上拉電阻，怎麼選擇其阻值

不建議太通俗，這個問題需要了解本質一點有助於你後面的應用。

上拉電阻也就是拉到電源上的電阻，但不是所有IO口都採用。

如果是輸入口的上拉：那是因為輸入口往往是高阻態，例如MOS管的柵極等，如果沒有默認一個上拉電阻，其狀態可能是不確定的，並且容易受到靜電等損害，這時候，上拉（或者下拉）電阻的阻值10K-100k一般都可以，因為基本沒有電流需求。

如果是輸出口的上拉，往往就是類似LM393比較器的輸出口，因為它是開漏輸出（這個是一定要了解的結構），基本上說這個IO口結構特定是:輸出低電平可以拉低，但是輸出高電平只能呈現高阻態，也就是開關管截止，這時候就需要一個上拉電阻，使得輸出高電平，並且具有一定的驅動能力。這個上拉電阻取值越小，驅動能力就越大（但是不能過大）。通常上拉電阻1k-100k都有取值。

以393為例，電阻值如果要取小，不應使得比較器輸出低電平的時候 電流值(上拉電源電壓/電阻值) 大於其Output sink current參數，因為低電平的時候，電流直接通過電源經過電阻流進IO口，這個電流值的限制就限制了上拉電阻的最小值。而上拉電阻的最大值受限於，當你要輸出高電平又要帶動一定負載的時候，如果上拉電阻阻值過大，那麼負載能夠得到的電流就會很小。計算的話如果不清楚的話再問吧，不然嫌我囉嗦啦。

上拉電阻和下拉電阻是什麼意思

一、上拉電阻：將一個不確定的信號，通過一個電阻與電源VCC相連，固定在高電平。

作用：上拉是對器件注入電流；灌電流；當一個接有上拉電阻的IO端口設置為輸入狀態時，它的常態為高電平。

二、下拉電阻：將一個不確定的信號，通過一個電阻與地GND相連，固定在低電平。

作用：下拉是從器件輸出電流；拉電流。當一個接有下拉電阻的IO端口設置為輸入狀態時，它的常態為低電平。

上拉電阻和下拉電阻2者共同的作用是：避免電壓的“懸浮”，造成電路的不穩定。

上拉電阻的作用

上拉就是將不確定的信號通過一個電阻嵌位在高電平,電阻同時起限流作用,

1TTL驅動CMOS時,如果TTL輸出最低高電平低於CMOS最低高電平時,提高輸出高電平值

2 OC門必須加上拉,戶高電平值

3 加大輸出的驅動能力(單片機較常用)

4 CMOS芯片中(特別是門的芯片),為防靜電干擾,不用的引腳也不懸空,一般上拉,降低阻抗,提供洩荷通路

5 提高輸出電平,提高芯片輸入信號的噪聲容限,增強抗干擾

6 提高總線抗電磁能力,空腳易受電磁干擾

7 長線傳輸中加上拉,是阻抗匹配抑制反射干擾

上拉是對器件注入電流，下拉是輸出電流,弱強只是上拉電阻的阻值不同，沒有什麼嚴格區分,對於非集電極（或漏極）開路輸出型電路（如普通門電路）提升電流和電壓的能力是有限的，上拉電阻的功能主要是為集電極開路輸出型電路輸出電流通道。上拉電阻： 就是從電源高電平引出的電阻接到輸出 1，如果電平用OC(集電極開路，TTL)或OD(漏極開路，CMOS)輸出，那麼不用上拉電阻是不能工作的， 這個很容易理解，管子沒有電源就不能輸出高電平了。 2，如果輸出電流比較大，輸出的電平就會降低（電路中已經有了一個上拉電阻，但是電阻太大，壓降太高），就可以用上拉電阻提供電流分量， 把電平“拉高”。（就是並一個電阻在IC內部的上拉電阻上， 讓它的壓降小一點）。當然管子按需要該工作在線性範圍的上拉電阻不能太小。當然也會用這個方式來實現門電路電平的匹配。上，就是指高電平；所謂下，是指低電平。上拉，就是通過一個電阻將信號接電源，一般用於時鐘信號數據信號等。下拉，就是通過一個電阻將信號接地，一般用於保護信號。這是根據電路需要設計的，主要目的是為了防止干擾，增加電路的穩定性。

需要外接上拉電阻的是什麼門電路

OC門，又稱集電極開路（漏極開路）與非門門。

OC門電路的輸出管靠外部的上拉電阻接電源正極,(上拉電阻就是將不確定的信號端通過對正電源接一個電阻使該信號端暫時維持在高電平)。工作原理是：

當輸出管關斷時，其集電極（即輸出端）經上拉電阻接在電源上，是高電平。

輸出管處在導通狀態時，集電極對地的電壓僅為其飽和導通電壓0.3V左右，所以是低電平。

（此時電源正極經上拉電阻、集電極、發射極到地形成迴路。集電極加正向電壓也可以輸出低的。只要在基極上加正電平，讓管子導通，就把集電極拉到低電位了。）

外接上拉電阻值如何確定 計算原則：(下面的計算是集電極開路為例的)

(一)： 最大值的計算原則：要保證上拉電阻明顯小於負載的阻抗，以使高電平時輸出有效。

例如：負載阻抗是10K，供電電壓是5V，如果要求高電平不小於4.5V，那麼，上拉電阻最大值 R大5-4.5)=10:5 ，R最大=1K ， 也就是最大值1k，（如果超過了1k，輸出的高電平就小於4.5V了）

（二）：最小值的計算原則：保證不超過管子的額定電流（如果不是場效應管而是三極管也可依照飽和電流來計算）

例：管子的額定電流150mA，放大倍數100，基極限流電阻10k，工作在5v的系統中。那麼，算法如下： Ib＝U/R=(5-0.7)/10=0.47(mA)

Ic＝100*0.47＝47mA 小於額定的150，所以可以按飽和法來算最小值。

上拉電阻最小值 ：

R最小＝5v/47mA=106歐姆 （如果小於這個電阻，管子就會過飽和而沒有意義了。如果大於這個值，管子的導體電阻就會變大一些，所以太高也不利於低電平的輸出）

注意：算出最大最小值後，一般是隨便選個中間值就可以了，例如本例子可以選510歐姆的上拉電阻。但是，如果負載電流較大，低電平要求嚴格，那麼就要選100歐姆的上拉電阻。但是如果考慮省電因素，而低電平要求不嚴格，那麼就可用1K的上拉電阻了。