電路板尺寸日漸縮小，電路功能更強，時鐘速度和器件上升時間卻越變越快，高速設計已成為設計過程的重要部分。要解決PCB設計中日益普遍的高速設計問題，關鍵要以訊號分析為基礎，結合設計末期的快速校驗來實現一種綜合的設計方法。本文介紹Innoveda推出的一體化高速PCB設計流程。
大多數設計工程師都熟悉高速電路設計中的可靠性問題，但在解決關鍵電路網路中的可靠性問題時仍然憑藉經驗，很少將高速分析結合到設計中去。然而高速設計問題已不容忽視，GHz級系統時鐘、高速系統匯流排、越來越小的物理尺寸，尤其是器件低於納秒級的上升沿時間，使得即使最普通的電路板設計都具有訊號完整性等問題。
然而，幾乎沒有任何設計環境可以適應這些新的設計要求。當前的典型設計環境大都是面向設計後期，以電路板繪製為主要考慮因素。設計工具提供商現在開始著手應對這些新的設計挑戰。但是設計工程師們需要一個全新的方法來解決設計中日益突出的高速設計問題，採用該方法，設計工程師在設計的早期就可以解決問題。
解決方法
更緊密的工具整合。
增強佈線能力。
建立一套完整的設計方法。
解決步驟方法及方案設計
更緊密的工具整合。要想找出並解決這些高速訊號問題，並且不依賴昂貴而費時的電路板測試步驟，關鍵是要在電路板設計前進行大量的訊號分析。當設計工程師發現這些問題後，就能通過改變佈線和電路層分佈、定義時鐘線的佈線拓撲、選擇特定速度的元器件來保證電路設計一次性成功。
然而以前的訊號完整性分析工具都具有很大的侷限性，要麼不易使用，要麼不具有分析整個設計的能力。因此，設計工程師只能靠經驗來決定需要重點注意的關鍵電路網路，或者靠訊號完整性綜合分析工具來分析。
最近，設計工具開始有了新的突破，開發出針對高速設計問題的有效分析工具。以Innoveda提供的訊號完整性分析工具為例，該公司的HyperLynx工具組具有易於使用的特點，並能夠提供強大的電路板繪製前後訊號完整性分析功能。它的一個突出特徵是使用者介面非常友好，這使得設計工程師能很快對他們設想到的“可能情況”作出分析，並對終端拓撲等問題進行實驗，從而迅速找到滿足效能和可靠性的最佳解決方案。對於那些處理高複雜度電路板和系統的工程師來說，Innoveda的XTK訊號完整性校驗工具組和ePlanner訊號完整性規劃環境提供了用於超高速訊號完整性分析的先進演算法和一些成熟的驗證功能，包括拓撲分析、高速掃描以及損耗線、蒙特卡羅法以及用於訊號完整性分析的高階演算法。
增強佈線能力。在確定佈線規則後，設計工程師開始轉入設計的物理實現。通常的PCB繪圖工具提供綜合的元件選擇能力，能夠設定板層，分配約束規則並管理板上所有元件的放置。優良工具必須使用方便，能自動管理所有的設計約束條件，併產生最終的電路板設計。
但在高速設計環境中這還不夠，PCB繪圖工具必須提供更加綜合的解決方案。目前一些設計通常十分複雜，開發時間短，設計工程師不能再用過去的手工繪製方式，否則既費時又容易出錯。為了儘可能提高工作效率並解決大量的訊號分析問題，設計工程師需要一種工具使他們既能以批處理方式又能互動式完成佈線。
Innoveda最新發布的PowerPCB 5滿足了這種設計要求。這個基於形狀和規則的電路板設計系統包含了BlazeRouter HSD(高速設計)這一高速設計選項，它允許根據高速約束條件，包括最小/最大長度、匹配長度和差分對(differential pair)進行自動佈線。這類約束條件可以設置於規則體系中的任何地方，BlazeRouter HSD能自動按照這些規則實現設計。這樣，設計工程師就可以設定並保護關鍵的電路拓撲，從而確保關鍵訊號按正確的順序連線。
建立一套完整的設計方法。在解決如今電路板設計中普遍存在的高速問題方面，以上這些工具代表了當前最主要的發展。但是，設計工具還必須增加更多的功能來適應電路板設計中快速增長的時鐘速度和複雜性，特別是需要用一個綜合的設計方法來替代現在的多點設計工具。
新方法具有怎樣的設計流程呢？為了解決關鍵路徑中的高速問題，必須在流程最初的設計定義階段新增新的功能。要達到這一目的，新方法必須有強大的模擬和分析能力。同時，必須能瞭解電路板設計的關鍵資料，尤其是有關元器件的可用性和成本等資訊。理想的情況是，設計工程師通過設計平臺能實現整個公司內部的協作，設計工程師通過網路不但可以在設計工程師之間交流設計思想，還可以與採購和生產等其它部門進行溝通。
同時，高速電路板的設計在很大程度上依賴於一種約束生成方法。當前，設計工程師將電子設計資料和設計約束條件輸入到電路板繪圖軟體實現電路設計，但訊號完整性問題和電路板設計日益增加的複雜度使問題更加複雜化。為解決這些高速和複雜電路板上的訊號完整性問題，他們必須在繪製電路板之前就對設計進行模擬和綜合。這就對設計環境提出了新要求，從電特性到製造工藝，設計工程師都必須制定約束條件。在一個理想的設計平臺上，設計工程師不但可以針對走線長度、電磁干擾或串擾等引數制定電特性規則，而且可以針對元件間隔、高度限制和旋轉角度設定元件放置規則。
不僅如此，這種新的面向高速設計的方法在開發過程的後期還必須提供校驗功能。過去，電路設計工程師只有當板上存在關鍵網路才進行佈線後期校驗，而對整個電路板設計進行完全的綜合校驗則認為複雜費時。但這一觀點正在變化，因為今天的高速電路板設計中，成千上萬的網路之間複雜的互動作用很難預測。要保證設計的可靠性，唯一的辦法就是對整個佈線設計進行徹底的整體模擬。
溫馨提示
一個理想的高速設計流程能夠解決這些問題，該流程所使用的設計環境必須包含高速、高精度的訊號分析引擎，能夠在一段相對較短的時間內完成板上所有訊號的模擬。同時，該模擬引擎還必須能模擬多個電路板和多個裝置等可能情況，並支援該引擎所在設計環境可能會使用的多個PCB資料庫。